초대의 글
 

  안녕하십니까?
  지난 2021년부터 시작한 Workshop이 어느 듯 6년을 맞이하게 되었습니다.
  6년 동안 진행되어온 Workshop 활동이 연구 및 제품 개발에 조금이나마 도움이 되었기를 기대합니다.
그 동안 반도체 기술은 비약적으로 발전하여 왔으며, 반도체 기술의 발전이 가져온 결과의 하나로서 AI가 대세인 세상이 되었습니다. 이제 AI는 학생들은 물론 일반인에게도 가장 가까운 용어의 하나가 되었으며, 스마트폰의 설치된 수많은 앱에도 알게 모르게 AI 기능이 활용되고 있는 상황입니다.
  AI 기능을 포함하여 다양하고도 새로운 제품의 등장은 Logic과 Memory의 결합, Low Voltage Device와 High Voltage Device 공정의 결합 및 FinFET 공정과 Bulk CMOS 공정의 결합 등을 필요로 하고 있으며, 이러한 공정 및 제품 개발은 안정적인 ESD/EOS Solution 확보 없이는 제품개발이 불가능한 상황입니다.
  공정 조건 및 제품(IC)의 설계 사양 등이 ESD/EOS Immunity 확보를 어렵게 하는 상황에서 제품(IC)을 사용하는 일부 고객들은 IC-Level 및 System-Level ESD 규격을 지속적으로 상향하고 있는 상황입니다. 즉, Logic SOC 공정/제품군과 DDI/T-CON/MCU/PMIC 등의 제품군은 ESD/EOS 관련 전혀 서로 다른 방향으로 나아가고 있는 것입니다.
제품의 ESD 특성은 공정, 설계, Layout 등에 의해 영향을 받기 때문에 전체는 ESD Engineer들이 담당해야 하지만 각 분야별로 자기가 담당하고 있는 부분에 대해서는 책임감을 가지고 문제가 발생하지 않도록 최선을 다해야 불량발생을 최소화할 수 있습니다. 또한, EDA Tool을 활용한 Schematic-Level Check, FEOL-Level Check, BEOL-Level Check 순서로 3단계 Check 과정이 필수적입니다. Layout이 진행되기 전의 Schematic-Level Check는 공정이 미세화 될수록 설계 복잡도가 증가할수록 중요성이 점점 증가하고 있습니다.
  ESD/EOS 관점에서 바라본다면, Advanced Logic 공정이 가장 기초가 되면서도 가장 쉬운 분야가 될 수도 있습니다. Logic 공정의 경우, 기본적으로 공정개발 단계에서 ESD Solution을 동시에 개발하고 있으며, External Pin 들에 대한 EOS Issue를 제외하고는 고객사에서 문제가 되는 경우가 거의 없습니다. 그러나, Display Driver IC, MCU, PMIC 및 Automotive향 제품의 경우, 공정개발단계, 설계단계, Package 단계 등 모든 단계에서 ESD/EOS, Surge, Noise 등에 대한 IEC Standard Test, Customer-Specific Test, 새로 개발된 Test 등이 제품군별, 고객사별에 따라 차별화되어 진행되고 있는 상황입니다.
공정별, 제품 Application에 따라 ESD와 EOS에 대한 Spec.이 달라지고 불량 빈도가 달라지기 때문에 고객사들은 가능한한 Worst한 방법으로 평가를 진행하고자 하며, 이에 따른 문제를 해결하기 위해서는 ESD Engineer들의 역량과 경험이 매우 중요한 상황입니다.
  따라서, 본 ESD/EOS & Latchup Workshop에서는 ESD/EOS & Latchup에 대한 교육을 통해서 IC와 관련된 다양한 업무에 종사하고 있는 Engineer들을 대상으로 지식과 역량을 향상시키는 것을 목적으로 하고 있으니, 참석한 모든 분들이 조금이나마 도움이 될 수 있기를 바랍니다.
 

대한전자공학회 반도체소사이어티 회   장 최중호   
반도체소사이어티 ESD/EOS & Latchup연구회 위원장 김한구