대한전자공학회
The Institute of Electronics and Information Engineers
| 행 사 명 | 2023 SoC 학술대회 |
| 일 시 | 2023년 5월 13일(토) |
| 장 소 | 국민대학교 미래관/종합복지관 |
| 주 최 | 대한전자공학회 SoC설계연구회 |
| 주 관 | 국민대학교 전자공학부 AI모빌리티연구소, 지능형반도체&디스플레이연구소 |
| 공동주관 | 한국전자기술연구원 |
| 협 동 | 전자공학회 반도체소사이어티, 반도체소자및재료연구회, 광파및양자전자공학연구회, RF집적회로연구회, PCB&Package연구회, 정보보안시스템연구회, ESD/EOS&Latchup연구회, 인메모리컴퓨팅연구회, 내방사선반도체설계및소자연구회 |
| 웹사이트 | http://soc2023ieieweb.org |
| 논문접수 마감일 |
2023년 4월 28일 (금) → 2023년 5월 1일 (월)까지 연장 ※ 마감일 연장 요청이 있어 몇일 연장하기로 하였습니다. 양해 부탁드립니다. |
| 심사결과 통보일 |
2023년 4월 30일 (일) → 2023년 5월 4일 (목) 통보 |
| 사전등록 마감일 |
2023년 5월 8일 (월) |
| 학술대회장 | 김종선 교수(홍익대) | |
| 운영위원장 | 김대정 교수(국민대) | |
| 프로그램위원장 | 민경식 교수(국민대) | |
| 운영 위원회 |
부위원장 | 모현선 교수(국민대) |
| 위원 | 배종호 교수(국민대), 박희천 교수(국민대), 김천일(전자공학회) | |
| 프로그램 위원회 |
부위원장 | 박희천 교수(국민대) |
| 위원 | 김상인(아주대), 김익균(ETRI), 김영진(항공대), 김현(서울과기대), 노원우(연세대), 류성주(서강대), 배종호(국민대), 심용(중앙대), 장익준(경희대), 정원영((주)강운공업), 최우영(서울대), 추민성(한양대), 차혁규(과기대), 고승훈(광운대), 심인보(과기대) 이규호(UNIST), 이상설(KETI) |
|
▒ 학부생포스터 파일 제출 안내
학부생포스터발표는 논문파일 없이 발표 포스터 파일만 올려 주시면 됩니다.
(아래 기간 상관없이 파일 업로드 가능하십니다.)
▒ 논문 투고 및 사전 등록 일정
ㆍ 논문투고 마감: 2023년 4월 28일 (금) → 2023년 5월 1일 (월) 연장됨
※ 마감일 연장에 대한 요청이 있어 부득이하게 몇일 연장하기로 하였습니다. 양해 부탁드립니다.
ㆍ 심사결과 통보: 2023년 4월 30일 (일) → 2023년 5월 4일 (목) 통보
ㆍ 사전등록 마감: 2023년 5월 8일 (월)
ㆍ 논문제출 (온라인접수) : 논문 제출은 아래 양식 파일로 작성 후 학술대회 웹사이트에서 온라인으로 접수합니다.
ㆍ 문의(논문제출관련) : 국민대학교 박희천 교수 (phc@kookmin.ac.kr)
ㆍ 문의(등록관련) : 대한전자공학회 김천일 부장 (webmaster@theieie.org/ 02-553-0255 내선1번)
▒ 논문 투고 양식
가) 발표논문은 2페이지를 원칙으로 하며, 필요시 1~4페이지도 가능합니다.
나) 논문 투고 양식 (Paper format)
- HWP파일 다운로드(클릭) [같은파일 링크 (클릭)]
- MS-WORD파일[신버전] (docx) 다운로드(클릭) [같은파일 링크 (클릭)]
- 위 양식(hwp,doc,docx)들을 이용한 변환된 PDF파일 업로드 가능
다) 논문 투고시 발표형태(구두 및 포스터 하나)를 선택하여 주시기 바랍니다.
※ 프로그램 구성시 선택하신 발표형태가 변경될 수 있습니다.
라) 학부생 발표의 경우에는 별도의 논문 제출 없이 포스터만 제출하면 됨.
포스터는 A1 크기(A4 8장에 해당)로 제작해서 pdf 파일로 제출하기 바람.
학술대회 당일에 본인이 포스터 출력해서 갖고 와서 미리 정해진 장소에
부착하고 정해진 시간에 참석자 및 평가자에게 설명을 해야 함
▒ 모집 분야(SoC 설계 전분야)
가. Analog & RFIC
1) Analog and Mixed-signal Circuits
2) RFIC/Power Management Circuits
3) High Speed Signal Interface Circuits
나. Digital
1) Microprocessors, DSP Architectures
2) Multimedia (Audio/Video) SoC
3) Communication SoC
4) Hardware Security
5) Embedded Systems
다. SoC Design Methodology
1) SoC Design Methodology
2) SoC Testing and Verification
3) HW-SW Co-Design
4) Signal Integrity and Interconnect Modeling
라. Emerging Technologies
1) Artificial Intelligent (AI) SoC
2) Memory Circuits and Systems
3) Sensory Circuits and Systems
4) Emerging Technologies
▒ 구두발표자
ㆍ 일반발표시간 각 20분 (발표, 질의응답)
ㆍ 시청각기자재 노트북 및 빔프로젝터 설치, USB 메모리로 준비 요함
(발표 문서는 파워포인트 / 발표시간내 발표자료작성 요망)
ㆍ 특별세션 구두발표 각 20분 (발표, 질의응답)
▒ 포스터논문(발표자)
ㆍ 발표 시작 3분전까지 Poster 부착
ㆍ 저자 중 1명은 반드시 Poster 앞에서 질문에 답변해야 함
ㆍ 논문 발표 후 3분 이내에 포스터 부착물 제거
ㆍ Poster Session 준비요령
1) Panel 크기 : 100cm(가로)×180cm(세로)
2) 제목, 저자, 소속 : 50cm(가로)×20cm(세로)
(행사주최측에서 부착해드립니다.)
3) 내용은 간결하고 분명할 것
4) 논문 내용은 A4용지 12장 이내로 제한함
5) Poster Session Panel 견본
- 부착번호는 워크샵 자료집에 주어진 번호로써 대회본부에서 부착함
- 부착된 번호(오른쪽 상단) 외에는 본인이 직접 만들어 발표시작 3분전에 주어진 번호와 Panel에 부착함.
|
|
|
|
|
|
|
|
|
|
|
|
논문번호 :
제 목 : 저자명 : 소 속 : |
|
||||||
|
|
|
|
|
|
|
|
|
|
|
|
A4(세로) 발표 내용 |
|
A4(세로) 발표 내용 |
|
A4(세로) 발표 내용 |
|
A4(세로) 발표 내용 |
|
|
|
|
|
|
|
|
|
|
|
|
|
A4(세로) 발표 내용 |
|
A4(세로) 발표 내용 |
|
A4(세로) 발표 내용 |
|
A4(세로) 발표 내용 |
|
|
|
|
|
|
|
|
|
|
|
|
|
A4(세로) 발표 내용 |
|
A4(세로) 발표 내용 |
|
A4(세로) 발표 내용 |
|
A4(세로) 발표 내용 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
논문번호 :
제 목 : 저자명 : 소 속 : |
|
||||
|
|
|
|
|
|
|
|
|
|
A4(가로) 발표 내용 |
|
A4(가로) 발표 내용 |
|
A4(가로) 발표 내용 |
|
|
|
|
|
|
|
|
|
|
|
A4(가로) 발표 내용 |
|
A4(가로) 발표 내용 |
|
A4(가로) 발표 내용 |
|
|
|
|
|
|
|
|
|
|
|
A4(가로)
발표 내용 |
|
A4(가로) 발표 내용 |
|
A4(가로) 발표 내용 |
|
|
|
|
|
|
|
|
|
|
|
A4(가로)
발표 내용 |
|
A4(가로) 발표 내용 |
|
A4(가로) 발표 내용 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
논문번호 :
제 목 : 저자명 : 소 속 : |
|
|
|
|
|
|
|
A1 (포스터사이즈) 발표 내용 |
|
|
|
|
|
【등록비】
| 구분 | 학부생 | 대학원생 | 일반 |
| 사전등록 | 30,000원 | 120,000원 | 200,000원 |
| 현장등록 | 50,000원 | 140,000원 | 220,000원 |
【등록안내】
| 사전등록마감 | 2023년 5월 8일(월) |
| 결제 방법 | ㆍ온라인카드결제 및 계좌이체 |
| 입금계좌정보 | ㆍ입금계좌: 1010-2143-7739 수협 ㆍ예금주: 대한전자공학회 |
| 참고청구문서 | ㆍ 대한전자공학회 사업자등록증 사본 (클릭 다운로드 -PDF) ㆍ 등록비 입금통장사본 (클릭 다운로드-PDF) |
【영수증 및 계산서 발급안내】
| 결제방법 | 카드영수증 | 계산서(전자) | 거래명세서 |
| 카드결제 | 가능(온라인 출력) | 불가능(이중발급) | 기본발행 |
| 계좌이체무통장 결제 | 불가능 | 가능(전자) | 기본발행 |
ㆍ 웹 카드결제시, 전표출력 웹사이트 : 모빌페이(구 KG올앳) 바로가기-클릭 후 (중간 상자 오른쪽 "결제고객전용 > 신용카드결제조회")
【문의처】
ㆍ 담 당: 대한전자공학회 김천일 부장ㆍ 연락처 : 02-553-0255 (내선1번) / 팩스 : 02-552-6093
ㆍ 이메일 : webmaster@theieie.org
| 시간 | SoC 학술대회 프로그램 (2023년5월13일(토)) | ||||
| 09:00-09:30 | 등록 (미래관4층 로비) | ||||
| 09:30-10:30 | 일반논문세션 좌장 및 장소 |
아날로그회로 모현선(국민대) 미래관 527호 |
보안/오류정정회로 박희천(국민대) 미래관 524호 |
Emerging memory 배종호(국민대) 미래관 523호 |
파워/CLOCK회로 고승훈(광운대) 미래관 336호 |
| 초청발표 | 서민재(가천대) | 심보연(ETRI) | |||
| 10:30-10:50 | 휴식 | ||||
| 10:50-11:50 | 신임교수세션 좌장 및 장소 |
SoC&CAD 류성주(서강대) 미래관 527호 |
아날로그 추민성(한양대) 미래관 524호 |
뉴로모픽 심용(중앙대) 미래관 523호 |
메모리 심원보(서울과기대) 미래관 336호 |
| 초청발표 | 박희천(국민대) 전재훈(인하대) 황영하(숭실대) |
고승훈(광운대) 정용운(세종대) 박관서(연세대) |
김민휘(중앙대) 이성태(홍익대) 우성윤(경북대) |
백명현(강릉원주대) 박하민(광운대) 황성민(고려대) |
|
| 12:00-13:30 | 점심식사 (법학관5층 청향레스토랑) | ||||
| 13:30-14:00 | 개회식 (복지관지하1층 B101호) | ||||
| 14:00-14:40 | 기조발표: 네이버클라우드 이동수 이사 (복지관지하1층 B101호) | ||||
| 14:40-15:00 | 휴식 | ||||
| 15:00-16:00 | 연구회세션 좌장 및 장소 |
인메모리컴퓨팅 노원우(연세대) 미래관 527호 |
RF회로 차혁규(서울과기대) 미래관 524호 |
내방사선회로 장익준(경희대) 미래관 523호 |
양자컴퓨팅 김상인(아주대) 미래관 336호 |
| 초청발표 | 이진호(서울대) 이규호(UNIST) 추민성(한양대) |
김영진(항공대) 권구덕(강원대) 황인철(강원대) |
권인용(연세대) 송익현(한양대) |
김도헌(서울대) 심재윤(포항공대) 박성혜(포항공대) |
|
| 16:00-17:00 | 학부생/ 대학원생 포스터 (미래관 2층) | ||||
| 17:00-17:20 | 폐회식 및 경품추첨 (미래관 527호) | ||||
| 17:30-20:00 | 석식 간담회 | ||||
| 시간/장소 | 2023년 5월13일 13:30-14:00 (복지관지하1층 B101호) |
| 개 회 사 | 전자공학회 SoC설계연구회 위원장 김종선 (홍익대) |
| 환 영 사 | SoC학술대회 운영위원장 김대정 (국민대) |
| 환 영 사 | 대학원장 김동명 (국민대) |
| 축 사 | 전자공학회 반도체소사이어티 회장 김진상 (경희대) |
| 축 사 | 반도체공학회 회장 이규복 (KETI) |
| 축 사 | 전자공학회 회장 이혁재 (서울대) |
□ 기조발표 제목: 초거대 AI를 위한 AI 반도체
연사: 이동수 이사 (네이버)
시간/장소: 5월13일 14:00-14:40 (종합복지관 지하1층 B101호)
초록: 생성 AI의 놀라운 성능과 경제적 가치가 급부상하면서, chatGPT로 대변되는 초거대 AI 모델의 상용화에 대한 논의는 활발하지만 동시에 이를 서비스 하기 위한 AI 반도체의 우려도 높아지고 있다. 현재의 AI 반도체로는 서비스의 높은 유지비용은 물론 전력공급, 데이터센터 확충등의 문제점이 해결되기 어려운 상황이다. 본 발표에서는 최근의 생성 AI의 특징을 살펴보고 이를 바탕으로 현재까지의 AI 반도체에 대한 문제점, 그리고 앞으로는 어떠한 AI 반도체가 연구 및 개발되어야 하는 지에 대해 살펴본다.
약력: 2013년 Purdue University에서 반도체 설계 분야에서 박사학위를 받고 뉴욕 소재 IBM TJ Watson Research Center에서 2017년까지 Research Staff Member로 근무하면서 각종 CPU와 NPU 설계와 AI 연구에 참여하였다. 2017년부터 2021년까지 삼성리서치에서 AI 모델의 경량화 및 최적화에 대한 연구, 개발을 진행하였고, 2021년부터 네이버에서 거대 모델의 경량화/최적화, AI 반도체 전략, 삼성전자-네이버 AI 반도체 공동개발을 담당하고 있다.
연사: 이동수 이사 (네이버)
시간/장소: 5월13일 14:00-14:40 (종합복지관 지하1층 B101호)
초록: 생성 AI의 놀라운 성능과 경제적 가치가 급부상하면서, chatGPT로 대변되는 초거대 AI 모델의 상용화에 대한 논의는 활발하지만 동시에 이를 서비스 하기 위한 AI 반도체의 우려도 높아지고 있다. 현재의 AI 반도체로는 서비스의 높은 유지비용은 물론 전력공급, 데이터센터 확충등의 문제점이 해결되기 어려운 상황이다. 본 발표에서는 최근의 생성 AI의 특징을 살펴보고 이를 바탕으로 현재까지의 AI 반도체에 대한 문제점, 그리고 앞으로는 어떠한 AI 반도체가 연구 및 개발되어야 하는 지에 대해 살펴본다.
약력: 2013년 Purdue University에서 반도체 설계 분야에서 박사학위를 받고 뉴욕 소재 IBM TJ Watson Research Center에서 2017년까지 Research Staff Member로 근무하면서 각종 CPU와 NPU 설계와 AI 연구에 참여하였다. 2017년부터 2021년까지 삼성리서치에서 AI 모델의 경량화 및 최적화에 대한 연구, 개발을 진행하였고, 2021년부터 네이버에서 거대 모델의 경량화/최적화, AI 반도체 전략, 삼성전자-네이버 AI 반도체 공동개발을 담당하고 있다.
□ 좌장: 류성주 (서강대)
□ 시간/장소: 5월 13일 10:50-11:50 (미래관 527호)
□ 초청발표 제목: 3차원 집적회로의 설계 자동화 및 최적화
연사: 박희천 (국민대)
연사: 박희천 (국민대)
초록: Post-Moore의 실현을 위해 다양한 집적회로 및 VLSI의 설계에 수직 적층의 3D 구조를 활용하고 있는데, 특히 기존의 TSV (through-silicon-via)보다 작은 수직 연결을 구현한 hybrid bonding 및 monolithic 3D를 통해 적용 분야가 복잡한 일반 연산 회로의 설계 까지 확장될 전망으로 보인다. 설계의 관점에서도 고효율의 3D 회로 설계를 위한 방법론이 제시되고 있고, 현재까지는 2D 회로 설계 tool을 활용하여 3D 회로를 설계하는 Pseudo-3D 방식이 가장 좋은 설계 결과를 보여주고 있다. 본 발표에서는 3D 집적회로 및 VLSI 설계를 위한 Pseudo-3D 설계 프레임워크와 몇 가지 구체적인 방법론에 대해 소개하려 한다.
□ 초청발표 제목: System Semiconductor for Fourth Industrial Revolution
연사: 전재훈 (인하대)
연사: 전재훈 (인하대)
초록: AI 시대가 도래하면서 시스템 반도체의 필요성이 더욱 증가하고 있다. 특히 센서를 포함한 시스템 반도체는 Internet of Everything (IoE) 트렌드와 함께 수요가 지속적으로 증가하고 있고, 점점 더 기술집약적인 기능과 특성이 요구될 것이다. 본 발표에서는 페러다임이 전환되고 있는 반도체 산업의 추세에 맞추어 앞으로 나아갈 차세대 시스템 반도체 연구 방향에 대하여 제안하고자 한다.
□ 초청발표 제목: Recent trends and advances in touchscreen controller ICs
연사: 황영하 (숭실대)
연사: 황영하 (숭실대)
초록: 터치스크린 기술은 가장 직관적인 형태의 인간-기계 인터페이스로서, 핸드폰과 태블릿 같은 모바일 장치에서부터 최근 스마트가전, 자동차 등에도 폭넓게 적용되고 있다. 본 발표에서는 터치스크린 기술의 원리와 터치스크린 컨트롤러 IC의 최근 기술 발전 및 동향을 다룬다.
□ 좌장: 추민성 (한양대)
□ 시간/장소: 5월 13일 10:50-11:50 (미래관 524호)
□ 초청발표 제목: Virtual Rotating Gesture Recognizable Touch Readout IC for a wearable device
연사: 고승훈 (광운대)
초록: Recently, there have been many advances in user interaction system in mobile devices. For the wearable device, which is composed of inevitably small display panel, new interaction system for improving the convenience is needed. This presentation introduces a virtual rotating gesture recognition IC on a bezel area, especially for the wearable device employing circular display.
연사: 고승훈 (광운대)
초록: Recently, there have been many advances in user interaction system in mobile devices. For the wearable device, which is composed of inevitably small display panel, new interaction system for improving the convenience is needed. This presentation introduces a virtual rotating gesture recognition IC on a bezel area, especially for the wearable device employing circular display.
□ 초청발표 제목: High-Speed Memory Interface Trend
연사: 정용운 (세종대)
초록: 최근 급격히 발전하는 인공지능 기술은 막대한 데이터 연산량을 요구한다. 인공지능 연산을 수행할 때 폰노이만 컴퓨팅 구조의 전체적인 시스템 성능이 프로세서와 메모리 간의 인터페이스에 의해 결정되는 “메모리 벽 (Memory Wall)” 문제가 대두되고 있다. 메모리 벽을 넘기 위해 Processing-In Memory (PIM) 과 같은 새로운 컴퓨팅 구조가 미래 기술로 많은 기대를 받고 있지만 기존 구조를 유지하며 저렴한 비용으로 효율적으로 문제를 해결할 수 있는 High-Speed Memory Interface 기술 또한 주목받고 있다. 본 세션에서는 메모리 벽을 넘기 위한 최근 High-Speed Memory Interface 기술들을 다룬다.
연사: 정용운 (세종대)
초록: 최근 급격히 발전하는 인공지능 기술은 막대한 데이터 연산량을 요구한다. 인공지능 연산을 수행할 때 폰노이만 컴퓨팅 구조의 전체적인 시스템 성능이 프로세서와 메모리 간의 인터페이스에 의해 결정되는 “메모리 벽 (Memory Wall)” 문제가 대두되고 있다. 메모리 벽을 넘기 위해 Processing-In Memory (PIM) 과 같은 새로운 컴퓨팅 구조가 미래 기술로 많은 기대를 받고 있지만 기존 구조를 유지하며 저렴한 비용으로 효율적으로 문제를 해결할 수 있는 High-Speed Memory Interface 기술 또한 주목받고 있다. 본 세션에서는 메모리 벽을 넘기 위한 최근 High-Speed Memory Interface 기술들을 다룬다.
□ 초청발표 제목: CDR design with stochastic design methodology
연사: 박관서 (연세대)
초록: High-speed interfaces are one of the most challenging elements in high-performance computing systems. In this seminar, I will introduce design techniques for clock and data recovery (CDR) which is an important building block in the high-speed interface. In particular, I will present a design of wide-range CDR with a stochastic design methodology.
연사: 박관서 (연세대)
초록: High-speed interfaces are one of the most challenging elements in high-performance computing systems. In this seminar, I will introduce design techniques for clock and data recovery (CDR) which is an important building block in the high-speed interface. In particular, I will present a design of wide-range CDR with a stochastic design methodology.
□ 좌장: 심용 (중앙대)
□ 시간/장소: 5월 13일 10:50-11:50 (미래관 523호)
□ 초청발표 제목: Semiconductor Memory Devices for Energy-efficient Neuromorphic Computing System
연사: 김민휘 (중앙대)
초록: Numerous studies have been carried out in academia and industry to imitate the abilities of the human brain to learn, remember, infer, and forget in an incredibly energy-efficient and natural way. However, there is still a gap in mimicking the activities of energy-efficient and highly intelligent human brain neural systems. In this presentation, we will look into what is required for the implementation of high-density and low-power hardware neuromorphic system.
연사: 김민휘 (중앙대)
초록: Numerous studies have been carried out in academia and industry to imitate the abilities of the human brain to learn, remember, infer, and forget in an incredibly energy-efficient and natural way. However, there is still a gap in mimicking the activities of energy-efficient and highly intelligent human brain neural systems. In this presentation, we will look into what is required for the implementation of high-density and low-power hardware neuromorphic system.
□ 초청발표 제목: Synaptic array architectures based on NAND flash cell strings
연사: 이성태 (홍익대)
초록: 최신의 딥 뉴럴 네트워크는 매우 큰 신경망과 엄청난 양의 파라미터를 가지기 때문에 많은 양의 메모리 저장 장치를 필요로 하고 엄청난 에너지를 소비한다. 이러한 문제를 해결하기 위해, 뉴로모픽 컴퓨팅 분야가 활발히 연구되고 있으며, 뉴로모픽 컴퓨팅은 키르히호프 법칙을 이용하여 메모리 내에서 행렬 곱 연산을 빠르고 효율적으로 연산할 수 있다. 이번 세미나에서는, 낸드 플래시 메모리를 뉴로모픽에 적용하기 위해 낸드 플래시 메모리의 셀 스트링 구조를 극복할 수 있는 아키텍처에 관한 연구들을 소개한다.
연사: 이성태 (홍익대)
초록: 최신의 딥 뉴럴 네트워크는 매우 큰 신경망과 엄청난 양의 파라미터를 가지기 때문에 많은 양의 메모리 저장 장치를 필요로 하고 엄청난 에너지를 소비한다. 이러한 문제를 해결하기 위해, 뉴로모픽 컴퓨팅 분야가 활발히 연구되고 있으며, 뉴로모픽 컴퓨팅은 키르히호프 법칙을 이용하여 메모리 내에서 행렬 곱 연산을 빠르고 효율적으로 연산할 수 있다. 이번 세미나에서는, 낸드 플래시 메모리를 뉴로모픽에 적용하기 위해 낸드 플래시 메모리의 셀 스트링 구조를 극복할 수 있는 아키텍처에 관한 연구들을 소개한다.
□ 초청발표 제목: Analysis of Computing Device for High-Density Low-Power Neuron Circuits in Hardware Neural Networks
연사: 우성윤 (경북대)
초록: Development of suitable hardware has been emerged for efficient parallel computation of neural networks. Mainly, integrated and fire circuits consisting of a capacitor and a comparator are used to process the signal for the weighted sum of synaptic array. This paper analyzes the operation of a computing device with steep switching characteristics for efficiently processing weighted sums. Analysis of the proposed computing device will be the cornerstone of the development of low-power, high-density hardware-based systems.
연사: 우성윤 (경북대)
초록: Development of suitable hardware has been emerged for efficient parallel computation of neural networks. Mainly, integrated and fire circuits consisting of a capacitor and a comparator are used to process the signal for the weighted sum of synaptic array. This paper analyzes the operation of a computing device with steep switching characteristics for efficiently processing weighted sums. Analysis of the proposed computing device will be the cornerstone of the development of low-power, high-density hardware-based systems.
□ 좌장: 심원보 (서울과기대)
□ 시간/장소: 5월 13일 10:50-11:50 (미래관 336호)
□ 초청발표 제목: Implementation of Polysilicon-channel Synapse with Asymmetric Dual Gate Structure
연사: 백명현 (강릉원주대)
초록: In this presentation, a novel 4-terminal synapse transistor with an asymmetric dual gate structure is introduced as a promising alternative to the 2-terminal memristors, which suffer from some drawbacks. The proposed device mimics the function of a biological synapse by multiplying the presynaptic input signal with the stored synaptic weight information and transmitting the output to the postsynaptic neuron. To modulate the synaptic weight, Fowler-Nordheim tunneling is investigated. The experimental results indicate that the proposed synaptic device is a great candidate for use in hardware neuromorphic systems.
연사: 백명현 (강릉원주대)
초록: In this presentation, a novel 4-terminal synapse transistor with an asymmetric dual gate structure is introduced as a promising alternative to the 2-terminal memristors, which suffer from some drawbacks. The proposed device mimics the function of a biological synapse by multiplying the presynaptic input signal with the stored synaptic weight information and transmitting the output to the postsynaptic neuron. To modulate the synaptic weight, Fowler-Nordheim tunneling is investigated. The experimental results indicate that the proposed synaptic device is a great candidate for use in hardware neuromorphic systems.
□ 초청발표 제목: Device architecture for high-density NAND flash memory
연사: 박하민 (광운대)
초록: NAND flash memory is a widely used non-volatile memory technology that offers high density and low cost. This presentation discusses the evolution of NAND flash memory technology and the challenges faced in achieving higher memory densities and improved performance. The review of the latest developments in NAND flash memory architecture will be described with recent research results.
연사: 박하민 (광운대)
초록: NAND flash memory is a widely used non-volatile memory technology that offers high density and low cost. This presentation discusses the evolution of NAND flash memory technology and the challenges faced in achieving higher memory densities and improved performance. The review of the latest developments in NAND flash memory architecture will be described with recent research results.
□ 초청발표 제목: Charge Trap Based Synaptic Devices for Hardware Neural Network
연사: 황성민 (고려대)
초록: The utilization of artificial neural networks (ANNs) is rapidly increasing across various industries. ANNs have demonstrated unprecedented performance in applications including image classification, natural language processing, and autonomous driving. However, as ANNs become increasingly complex for real-world applications, conventional computing systems, known as the von Neumann architecture, require an enormous amount of energy to operate ANN models. In order to overcome this issue, many researchers have attempt to implement hardware neural networks with synaptic devices based on non-volatile memories. This approach aims to open up new opportunities for the efficient computing of ANNs. In this presentation, various attempts to implement synaptic devices, focusing on those based on charge-trap technology, and their applications for hardware artificial neural networks are introduced and discussed.
연사: 황성민 (고려대)
초록: The utilization of artificial neural networks (ANNs) is rapidly increasing across various industries. ANNs have demonstrated unprecedented performance in applications including image classification, natural language processing, and autonomous driving. However, as ANNs become increasingly complex for real-world applications, conventional computing systems, known as the von Neumann architecture, require an enormous amount of energy to operate ANN models. In order to overcome this issue, many researchers have attempt to implement hardware neural networks with synaptic devices based on non-volatile memories. This approach aims to open up new opportunities for the efficient computing of ANNs. In this presentation, various attempts to implement synaptic devices, focusing on those based on charge-trap technology, and their applications for hardware artificial neural networks are introduced and discussed.
□ 좌장: 노원우 (연세대)
□ 시간/장소: 5월 13일 15:00-16:00 (미래관 527호)
□ 초청발표 제목: 뉴럴 네트워크 학습을 위한 프로세싱 인 메모리
연사: 이진호 (서울대)
초록: 프로세싱 인 메모리 (PIM)는 한계에 가까이 이른 메모리 대역폭 문제를 해결하고 메모리 장벽을 극복하기 위한 솔루션으로 각광받고 있는 기술이다. 최근 삼성, 하이닉스 여러 메모리 회사들이 앞다투어 딥러닝을 위한 PIM을 개발하고 있으나 대부분이 추론 기능에 집중하고 있다. 본 발표에서는 PIM이 추론이 아닌 학습에도 적용될 경우 어떤 이점이 있는지 검토하고 연구 사례를 살펴 본다.
연사: 이진호 (서울대)
초록: 프로세싱 인 메모리 (PIM)는 한계에 가까이 이른 메모리 대역폭 문제를 해결하고 메모리 장벽을 극복하기 위한 솔루션으로 각광받고 있는 기술이다. 최근 삼성, 하이닉스 여러 메모리 회사들이 앞다투어 딥러닝을 위한 PIM을 개발하고 있으나 대부분이 추론 기능에 집중하고 있다. 본 발표에서는 PIM이 추론이 아닌 학습에도 적용될 경우 어떤 이점이 있는지 검토하고 연구 사례를 살펴 본다.
□ 초청발표 제목: An Energy-Efficient Computing-in-Memory Processor for Ternary Neural Network
연사: 이규호 (UNIST)
초록: 차세대 컴퓨터 구조로 급부상중인 Computing-in-Memory (CIM) 구조는 많은 양의 데이터를 다루는 인공지능 알고리즘에서 높은 성능을 달성할 수 있다. 하지만 대부분의 CIM 프로세서는 Binarized Neural Network(BNN) 등 간단한 구조의 인공신경망 가속에 한정되어 있었기에 정확도가 낮았으며, 높은 연산정밀도를 갖는 인공지능 알고리즘 연산을 수행하지 못하였다. 이번 발표에서는 기존 BNN보다 높은 정확도를 갖는 Ternary Neural Network 연산을 적은 면적과 메모리 요구량을 유지하면서 높은 에너지효율로 가속하는 TNN CIM 구조를 소개한다.
연사: 이규호 (UNIST)
초록: 차세대 컴퓨터 구조로 급부상중인 Computing-in-Memory (CIM) 구조는 많은 양의 데이터를 다루는 인공지능 알고리즘에서 높은 성능을 달성할 수 있다. 하지만 대부분의 CIM 프로세서는 Binarized Neural Network(BNN) 등 간단한 구조의 인공신경망 가속에 한정되어 있었기에 정확도가 낮았으며, 높은 연산정밀도를 갖는 인공지능 알고리즘 연산을 수행하지 못하였다. 이번 발표에서는 기존 BNN보다 높은 정확도를 갖는 Ternary Neural Network 연산을 적은 면적과 메모리 요구량을 유지하면서 높은 에너지효율로 가속하는 TNN CIM 구조를 소개한다.
□ 초청발표 제목 : 2T DRAM 기반 저전력/고성능 PIM 회로
연사: 추민성 (한양대)
초록: 저전력 인공지능 플랫폼 개발에 대한 수요가 높아지고 있음. 이에 DRAM 기반의 PIM 구현은 실용적이라고 할 수 있음. 본 발표에서는 2T0C DRAM 기반의 PIM 기술을 구현하기 위한 회로 구성 및 하드웨어의 비이상성을 보상하는 방법론에 대해서 살펴봄. 기존의 알고리즘/소자 레벨 각각의 연구 및 개발에 그치는 것이 아닌, 알고리즘-회로-소자 모든 계층을 아우르는 프레임워크 개발에 대해서 소개함.
연사: 추민성 (한양대)
초록: 저전력 인공지능 플랫폼 개발에 대한 수요가 높아지고 있음. 이에 DRAM 기반의 PIM 구현은 실용적이라고 할 수 있음. 본 발표에서는 2T0C DRAM 기반의 PIM 기술을 구현하기 위한 회로 구성 및 하드웨어의 비이상성을 보상하는 방법론에 대해서 살펴봄. 기존의 알고리즘/소자 레벨 각각의 연구 및 개발에 그치는 것이 아닌, 알고리즘-회로-소자 모든 계층을 아우르는 프레임워크 개발에 대해서 소개함.
□ 좌장: 차혁규 (서울과기대)
□ 시간/장소: 5월 13일 15:00-16:00 (미래관 524호)
□ 초청발표 제목: Wide Modulation Bandwidth FMCW Generatorfor High Range Resolution Radar
연사: 김영진 (한국항공대)
초록: Voltage Controlled Oscillator의 KVCO확보와 Charge Pump의 출력전압범위를 확장하여 최대 1GHz의 Modulation Bandwidth를 달성하였다. 이때 거리해상도는 0.15m이며, PLL의 Phase Noise는 Offset Frequency 180kHz 대역에서 -75dBc/Hz이다. 이는 목표달성치인 최대 탐지거리 20m의 거리의 물체 탐지에 영향을 받지 않는 수치이다. 측정을 통해 0.6m에서 최대 26m까지 물체탐지가 가능한 것을 확인하였다.
연사: 김영진 (한국항공대)
초록: Voltage Controlled Oscillator의 KVCO확보와 Charge Pump의 출력전압범위를 확장하여 최대 1GHz의 Modulation Bandwidth를 달성하였다. 이때 거리해상도는 0.15m이며, PLL의 Phase Noise는 Offset Frequency 180kHz 대역에서 -75dBc/Hz이다. 이는 목표달성치인 최대 탐지거리 20m의 거리의 물체 탐지에 영향을 받지 않는 수치이다. 측정을 통해 0.6m에서 최대 26m까지 물체탐지가 가능한 것을 확인하였다.
□ 초청발표 제목: An IIP2-Calibration-Free Blocker-Tolerant Receiver for Advanced Cellular Applications
연사: 권구덕 (강원대)
초록: 5G New Radio(NR) sub-6GHz를 지원하기 위해서는 블로커에 강인한 광대역 고선형성 수신기 구조가 요구된다. 본 강연에서는 N-Path Balun-LNA를 적용하여 High-Q RF 필터링으로 기존의 Mixer IIP2 Calibration 기술을 사용하지 않고 5G NR의 선형성 스펙을 만족시킬 수 있는 수신기 구조를 소개한다.
연사: 권구덕 (강원대)
초록: 5G New Radio(NR) sub-6GHz를 지원하기 위해서는 블로커에 강인한 광대역 고선형성 수신기 구조가 요구된다. 본 강연에서는 N-Path Balun-LNA를 적용하여 High-Q RF 필터링으로 기존의 Mixer IIP2 Calibration 기술을 사용하지 않고 5G NR의 선형성 스펙을 만족시킬 수 있는 수신기 구조를 소개한다.
□ 초청발표 제목: Performance Optimization of IPN performance in RF PLL using Bayesian Optimization Algorithm
연사: 황인철（강원대)
초록: Performance Optimization of IPN performance in RF PLL using Bayesian Optimization Algorithm "In this paper, we proposed the sub-optimal control of the IPN characteristics of RF PLL using Bayesian optimization. Specifically, a GPIB interface using Python and a phase noise analyzer were used to acquire the measurement data of IPN(Integrated Phase Noise) from RF PLL Chip. From the results, we observed that the number of measurements can be reduced by 95% while achieving 94.2% of the optimal performance.
연사: 황인철（강원대)
초록: Performance Optimization of IPN performance in RF PLL using Bayesian Optimization Algorithm "In this paper, we proposed the sub-optimal control of the IPN characteristics of RF PLL using Bayesian optimization. Specifically, a GPIB interface using Python and a phase noise analyzer were used to acquire the measurement data of IPN(Integrated Phase Noise) from RF PLL Chip. From the results, we observed that the number of measurements can be reduced by 95% while achieving 94.2% of the optimal performance.
□ 좌장: 장익준 (경희대)
□ 시간/장소: 5월 13일 15:00-16:00 (미래관 523호)
□ 초청발표 제목: Strategies for Radiation Hardened Circuit Design
연사: 권인용 (연세대)
초록: In this talk, radiation hardening techniques for the integrated circuit design will be presented with fundamental properties of radiation effects on circuits. In addition to the theories, developed and developing circuits at Yonsei University will be introduced.
연사: 권인용 (연세대)
초록: In this talk, radiation hardening techniques for the integrated circuit design will be presented with fundamental properties of radiation effects on circuits. In addition to the theories, developed and developing circuits at Yonsei University will be introduced.
□ 초청발표 제목: Radiation-hardening Design Techniques for Analog and RF Circuits
연사: 송익현 (한양대)
초록: Design approaches for radiation-hardened circuits and systems are reviewed and discuss the trade-offs in the aspect of circuit and system performance. Topics include inverse mode, ESD technique, modified logics for RF component blocks and receivers. The presentation will introduce on-going research and future goals.
연사: 송익현 (한양대)
초록: Design approaches for radiation-hardened circuits and systems are reviewed and discuss the trade-offs in the aspect of circuit and system performance. Topics include inverse mode, ESD technique, modified logics for RF component blocks and receivers. The presentation will introduce on-going research and future goals.
□ 초청발표 제목: Glitching Attack on Secure Chips
연사: 심보현 (ETRI)
초록: MCU 칩 내부 Flash와 EEPROM 메모리에 존재하는 바이너리 코드는 지적 재산권 등과 밀접하게 연결되어 있어 비인가된 제3자가 코드를 탈취하는 것을 막아야 한다. 따라서 Read-out-protection 등과 같은 이름으로 JTAG 같은 외부 디버거의 MCU 내부 접근을 제한하는 보안 기능들이 존재한다. 하지만 오류 주입 공격을 통해 보안 기능을 우회 또는 무력화하면 MCU 칩 내부 Flash와 EEPROM의 데이터 획득이 가능하다는 연구 결과가 보고되고 있다. 본 발표에서는 오류 주입 공격 기반 MCU 칩 내부 메모리 데이터 획득 기술 및 동향을 다룬다.
연사: 심보현 (ETRI)
초록: MCU 칩 내부 Flash와 EEPROM 메모리에 존재하는 바이너리 코드는 지적 재산권 등과 밀접하게 연결되어 있어 비인가된 제3자가 코드를 탈취하는 것을 막아야 한다. 따라서 Read-out-protection 등과 같은 이름으로 JTAG 같은 외부 디버거의 MCU 내부 접근을 제한하는 보안 기능들이 존재한다. 하지만 오류 주입 공격을 통해 보안 기능을 우회 또는 무력화하면 MCU 칩 내부 Flash와 EEPROM의 데이터 획득이 가능하다는 연구 결과가 보고되고 있다. 본 발표에서는 오류 주입 공격 기반 MCU 칩 내부 메모리 데이터 획득 기술 및 동향을 다룬다.
□ 초청발표 제목: Massive time-interleaving SAR ADC Design for SerDes Receiver
연사: 서민재 (가천대)
초록: With the emergence of application fields such as high-performance computing and high-speed networking, the serial I/O interface capable of processing data speeds of more than 100Gb/s is needed. In the ultra high-speed serial I/O interface circuits, the massive time-interleaving analog-to-digital converter is one of essential blocks. In this talk, I will introduce the basic principles and implementation of the multi-channel ADC, and present the trends of the high-speed ADC design for SerDes.
연사: 서민재 (가천대)
초록: With the emergence of application fields such as high-performance computing and high-speed networking, the serial I/O interface capable of processing data speeds of more than 100Gb/s is needed. In the ultra high-speed serial I/O interface circuits, the massive time-interleaving analog-to-digital converter is one of essential blocks. In this talk, I will introduce the basic principles and implementation of the multi-channel ADC, and present the trends of the high-speed ADC design for SerDes.
